Durante décadas, el progreso de los procesadores estuvo estrechamente relacionado con la capacidad de integrar más transistores en una única pieza de silicio cada vez más sofisticada. Este enfoque permitió desarrollar CPU, GPU y dispositivos de computación especializados más rápidos, pero resulta cada vez más difícil de mantener a medida que los chips crecen, los procesos de fabricación se encarecen y las cargas de trabajo modernas exigen recursos informáticos muy distintos entre sí. En 2026, algunos de los procesadores de alto rendimiento más importantes ya no dependen de un único chip de gran tamaño. En su lugar, los fabricantes dividen los diseños complejos en componentes más pequeños conocidos como chiplets y los conectan dentro de un mismo encapsulado para que funcionen como un procesador coordinado. AMD ya ha convertido este enfoque en una parte esencial de sus CPU para servidores y sus aceleradores de IA, mientras que NVIDIA ha adoptado un diseño multidie para sus GPU Blackwell de mayor tamaño. Por tanto, los chiplets han dejado de ser una solución experimental a un problema de fabricación. Se están convirtiendo en una de las principales formas de aumentar el rendimiento, la capacidad de memoria y las funciones de los procesadores sin limitarse a fabricar una sola pieza de silicio cada vez más grande.
Por qué los chips monolíticos están alcanzando sus límites prácticos
Un procesador monolítico integra sus núcleos de CPU, caché, controladores de memoria, interfaces y otros componentes importantes en una única matriz continua de silicio. Este diseño ofrece ventajas evidentes. La comunicación entre las distintas partes del procesador puede ser rápida, la estructura física es relativamente directa y los ingenieros no necesitan desarrollar conexiones extremadamente sofisticadas entre matrices separadas. Durante muchos años, las mejoras en la fabricación de semiconductores permitieron aumentar y perfeccionar estos chips al mismo tiempo que se incorporaban más transistores en un área manejable. El problema es que un procesador moderno de gama alta puede necesitar enormes cantidades de capacidad de cálculo, caché y conectividad. Seguir añadiendo todos estos elementos a la misma matriz acaba generando problemas relacionados con el tamaño físico, el coste de fabricación, el suministro eléctrico y la disipación térmica. Además, existe un límite práctico para el tamaño de una única matriz que puede fabricarse mediante los equipos de exposición utilizados durante la producción de semiconductores, por lo que la industria no puede seguir creando piezas de silicio cada vez más grandes de forma indefinida.
El rendimiento de fabricación es otra razón importante para dividir los procesadores en matrices más pequeñas. Las obleas de semiconductores nunca están completamente libres de defectos microscópicos. Cuando una matriz es muy grande, un defecto localizado en una pequeña zona puede hacer que una cantidad mucho mayor de silicio costoso quede inutilizable. Las matrices pequeñas ofrecen mayor flexibilidad, ya que cada pieza puede probarse antes de ensamblarla en el procesador final. Las unidades funcionales pueden seleccionarse y combinarse, mientras que las defectuosas pueden descartarse sin desperdiciar necesariamente todo un procesador de gran tamaño. Esta ventaja económica adquiere especial importancia en los procesos de fabricación más avanzados, donde la producción de obleas y el desarrollo de chips resultan extremadamente costosos. Los chiplets no eliminan los defectos de fabricación y el ensamblaje final introduce trabajo adicional, pero permiten evitar que todas las funciones tengan que fabricarse mediante el proceso más avanzado y caro simplemente porque los núcleos de CPU o GPU lo necesitan.
La posibilidad de separar diferentes funciones es tan importante como la posible mejora del rendimiento de fabricación. Los núcleos de CPU suelen beneficiarse considerablemente de los procesos de fabricación más nuevos porque los transistores más pequeños y eficientes pueden mejorar tanto el rendimiento como el consumo energético. Muchos circuitos de entrada y salida, sin embargo, obtienen ventajas mucho menores al trasladarse al proceso más reciente. Un diseño basado en chiplets puede situar los núcleos de alto rendimiento en silicio de última generación y mantener los controladores de memoria y las interfaces externas en otra matriz fabricada con un proceso distinto. AMD ha utilizado ampliamente este principio en su familia EPYC. Los procesadores EPYC 9005 de quinta generación combinan recursos de computación Zen 5 o Zen 5c mediante un diseño multichip, con modelos que alcanzan hasta 192 núcleos de CPU. La siguiente generación amplía todavía más este enfoque: en mayo de 2026, AMD anunció que había comenzado a aumentar la producción de su procesador EPYC de sexta generación, con nombre en clave Venice, fabricado mediante el proceso de 2 nm de TSMC. El diseño modular permite que cada generación evolucione sin obligar a reconstruir todas las partes del procesador exactamente de la misma manera.
Un chiplet es mucho más que una porción pequeña de silicio
La definición más sencilla de chiplet es la de una matriz relativamente pequeña diseñada para realizar parte del trabajo que anteriormente podía concentrarse en un único chip de gran tamaño. Esta explicación es útil, pero no refleja todo lo que hace viable a un procesador moderno basado en chiplets. Las matrices individuales deben comunicarse con suficiente rapidez para que el producto final pueda funcionar prácticamente como un único procesador integrado. Una CPU puede contener varias matrices de cálculo junto con una matriz independiente de entrada y salida, mientras que un acelerador de IA puede combinar múltiples matrices de cálculo, caché, conexiones de memoria de gran ancho de banda y circuitos especializados de comunicación. Lo importante no es únicamente que el procesador se haya dividido en varias partes, sino que esas piezas hayan sido diseñadas desde el principio para trabajar juntas. Por ello, el encapsulado pasa a formar parte de la arquitectura del procesador en lugar de limitarse a ser una cubierta protectora alrededor de un chip terminado.
El encapsulado avanzado proporciona las conexiones eléctricas de alta densidad necesarias para hacer posible esta configuración. Las matrices pueden colocarse unas junto a otras sobre un interposer o conectarse mediante pequeños puentes de silicio, mientras que determinados diseños colocan una matriz directamente encima de otra. Estos métodos suelen describirse como integración 2.5D y 3D, aunque no es necesario comprender toda la terminología de fabricación para entender la idea fundamental: las diferentes piezas se mantienen extremadamente cerca entre sí y se conectan mediante muchas más interconexiones de las que normalmente serían prácticas entre chips separados instalados sobre una placa de circuito. La tecnología SoIC de TSMC, por ejemplo, está diseñada para apilar diferentes matrices mediante conexiones die-to-die de alta densidad, mientras que Intel utiliza tecnologías como Foveros y EMIB para combinar matrices especializadas. Estas técnicas reducen la distancia física que deben recorrer los datos y permiten crear procesadores lógicos de mayor tamaño a partir de varias piezas de silicio.
Esta es también la razón por la que un procesador moderno basado en chiplets no debe confundirse con los ordenadores antiguos que simplemente utilizaban varios chips independientes. En una CPU o un acelerador multidie bien diseñado, el hardware y el software suelen poder tratar el conjunto como un único recurso informático coherente. Los datos de caché, las solicitudes de memoria y las instrucciones pueden desplazarse entre matrices mediante conexiones dedicadas de alta velocidad, mientras que el sistema operativo o la aplicación no tiene por qué gestionar necesariamente cada chiplet como si fuera un procesador separado. Conseguir este comportamiento es complejo. Los ingenieros deben controlar la latencia, mantener la coherencia entre las cachés y evitar que la comunicación entre matrices se convierta en un cuello de botella. Una matriz monolítica sigue teniendo una ventaja inherente cuando dos circuitos cercanos necesitan intercambiar información a una distancia extremadamente corta. Por tanto, gran parte de la ingeniería de chiplets consiste en conseguir que la flexibilidad de utilizar varias matrices compense las ventajas de comunicación que ofrece mantenerlo todo en una única pieza de silicio.
Por qué los aceleradores de IA hacen que este cambio sea aún más difícil de evitar
La inteligencia artificial ha reforzado la necesidad de procesadores multidie porque los grandes modelos de IA requieren varios recursos al mismo tiempo. Necesitan enormes cantidades de computación paralela, pero la potencia aritmética por sí sola no es suficiente. El acelerador también debe suministrar datos rápidamente a sus unidades de cálculo, ofrecer grandes cantidades de memoria muy rápida y comunicarse de forma eficiente con otros aceleradores cuando un modelo se distribuye entre múltiples dispositivos. Una única matriz termina convirtiéndose en un espacio demasiado limitado para integrar todos estos requisitos. Dividir el diseño permite a los ingenieros ampliar los recursos de computación y, al mismo tiempo, colocar las interfaces de memoria, la caché y los circuitos de comunicación donde resulten más eficaces. Esto es especialmente importante para la memoria de alto ancho de banda, o HBM, que se sitúa cerca del procesador y ofrece velocidades de transferencia de datos muy superiores a las de la memoria convencional del sistema. El encapsulado avanzado puede reunir varias matrices de cálculo y múltiples pilas de HBM en un conjunto estrechamente conectado.
La familia Instinct de AMD muestra hasta qué punto había avanzado esta idea en 2026. Los aceleradores MI300 anteriores ya combinaban varias matrices Accelerator Complex Die con matrices independientes de entrada y salida y pilas de HBM. El Instinct MI455X más reciente, presentado en julio de 2026 como parte de la serie MI400, lleva el diseño modular aún más lejos. Según AMD, incorpora ocho chiplets de cálculo CDNA 5, dos matrices de entrada y salida y dos matrices dedicadas a interconexión y caché. Estos componentes se combinan con doce pilas de memoria HBM4 que proporcionan 432 GB de capacidad y hasta 23,3 TB/s de ancho de banda teórico. Estas cifras son relevantes porque los grandes sistemas de IA se enfrentan cada vez más a un problema de memoria, no únicamente de capacidad de cálculo. Los modelos, los datos temporales y la información conservada durante interacciones prolongadas con sistemas de IA consumen capacidad y ancho de banda de memoria. Separar las funciones del procesador permite a AMD ampliar estos recursos de formas que serían extremadamente difíciles de reproducir utilizando una única matriz convencional de enormes dimensiones.
La familia Blackwell de NVIDIA demuestra que esta arquitectura no está limitada a un solo fabricante. Blackwell Ultra está formado por dos matrices de gran tamaño conectadas mediante NVIDIA High-Bandwidth Interface, que proporciona 10 TB/s de ancho de banda die-to-die. NVIDIA describe esta pareja como una única GPU coherente desde la perspectiva del software CUDA. De esta forma, Blackwell Ultra puede ofrecer recursos de cálculo distribuidos entre ambas matrices y, al mismo tiempo, mantener un modelo de programación conocido para los desarrolladores. También admite hasta 288 GB de memoria HBM3E con un ancho de banda de hasta 8 TB/s, dependiendo de la configuración del producto. Lo importante no es qué fabricante ofrece una cifra mayor en una especificación concreta. Ambos enfoques muestran el mismo cambio estructural: cuando un acelerador se vuelve demasiado grande y exigente para una única pieza de silicio práctica, las conexiones de alta velocidad y el encapsulado avanzado permiten que varias matrices importantes funcionen como un único dispositivo.
El encapsulado importa ahora casi tanto como el diseño de los transistores
Durante gran parte de la historia de los semiconductores, el encapsulado recibió mucha menos atención pública que el tamaño de los transistores o la arquitectura del procesador. A menudo se hablaba del encapsulado principalmente en relación con el zócalo en el que se instalaba una CPU. Los chiplets cambian esta relación. Las conexiones eléctricas entre matrices pueden determinar la velocidad con la que se mueven los datos, la cantidad de energía utilizada durante la comunicación y la eficacia con la que distintas partes del procesador comparten la memoria. La disposición física también influye en la refrigeración, ya que varias matrices potentes y pilas de memoria pueden concentrarse en una zona relativamente pequeña. Como consecuencia, los ingenieros deben diseñar conjuntamente el silicio y el encapsulado. Una matriz de cálculo más rápida aporta poco si su conexión con la memoria no puede suministrar suficientes datos, mientras que añadir más chiplets ofrece pocas ventajas si las conexiones entre ellos se congestionan cada vez que las cargas de trabajo se distribuyen por el procesador.
El movimiento de datos es uno de los principales desafíos porque transferir información consume tanto tiempo como energía. La comunicación dentro de una única matriz suele ser menos costosa que trasladar la misma información a través de una conexión eléctrica de mayor longitud. Por tanto, un diseño de chiplets eficaz necesita enlaces cortos, amplios y eficientes entre sus componentes. Los diseñadores también deben decidir qué información debe mantenerse cerca de cada matriz de cálculo y qué recursos deben compartirse en todo el procesador. La ubicación de la caché es especialmente importante porque los datos utilizados con frecuencia no deberían desplazarse innecesariamente entre chiplets. Los aceleradores de IA hacen que este problema sea todavía más exigente al añadir varias pilas de HBM y, cada vez con mayor frecuencia, conexiones extremadamente rápidas con aceleradores cercanos. El diseño final debe equilibrar la potencia de cálculo, la memoria local, la memoria compartida y el tráfico entre matrices en lugar de concentrarse únicamente en la velocidad de las unidades aritméticas.
El encapsulado avanzado también introduce sus propios desafíos de fabricación. Un procesador formado por varias matrices previamente probadas puede evitar algunos de los riesgos asociados a una sola matriz enorme, pero el producto final pasa a depender de una colocación precisa, uniones fiables, conexiones eléctricas correctas y un comportamiento térmico adecuado en un conjunto mucho más complejo. Las pruebas adquieren mayor importancia porque los fabricantes necesitan identificar matrices funcionales antes de invertir en un encapsulado costoso compuesto por múltiples componentes. Reparar un procesador ya ensamblado normalmente no resulta práctico, por lo que un fallo durante las últimas fases de fabricación todavía puede provocar la pérdida de silicio y memoria de gran valor. Estos costes explican por qué los chiplets no constituyen automáticamente la opción más barata para todos los dispositivos. Su valor resulta especialmente evidente cuando el procesador es suficientemente grande, caro o especializado como para que las ventajas de combinar matrices más pequeñas y optimizadas compensen la complejidad adicional del encapsulado.
Qué cambiarán los procesadores basados en chiplets en ordenadores y centros de datos
La importancia a largo plazo de los chiplets radica en que el diseño de los procesadores puede volverse más modular. Un fabricante puede crear varios tipos de matrices de cálculo y combinarlas con diferentes cantidades de caché, conectividad de memoria o entrada y salida para desarrollar productos destinados a distintas tareas. Los procesadores para servidores ya muestran este enfoque mediante gamas con cantidades de núcleos muy diferentes, mientras que los aceleradores de IA combinan cada vez más matrices especializadas dedicadas al cálculo, la caché y la comunicación. Los futuros diseños pueden llevar esta idea aún más lejos al integrar núcleos de CPU, recursos gráficos, hardware de procesamiento neuronal y aceleradores especializados dentro del mismo encapsulado cuando esa combinación resulte adecuada. Esto no significa que los componentes puedan mezclarse con la misma facilidad que piezas de construcción. Cada diseño continúa requiriendo una ingeniería eléctrica, térmica y de software cuidadosamente planificada. Sin embargo, sí significa que crear un nuevo procesador ya no tiene que comenzar necesariamente con la idea de que todos los transistores importantes deben formar parte de una única matriz gigante.
Otro cambio importante es que las distintas partes de un procesador pueden avanzar a ritmos diferentes. El proceso de fabricación más reciente puede reservarse para los componentes que más se benefician de transistores más pequeños, mientras que las funciones que escalan peor pueden permanecer en otro proceso. Esta elección puede reducir la presión sobre la capacidad limitada de fabricación de última generación y evitar que los diseñadores paguen el coste máximo de producción por circuitos que apenas obtienen ventajas de una litografía más avanzada. También permite reutilizar componentes ya probados. Una matriz de entrada y salida, una matriz de caché o un diseño de comunicación pueden seguir siendo útiles durante más de una generación de procesadores incluso cuando los chiplets de cálculo cambian de forma considerable. Este enfoque no elimina el enorme coste asociado al desarrollo de procesadores modernos, pero ofrece a los fabricantes más opciones para distribuir esa inversión entre múltiples productos y generaciones.
Los usuarios pueden percibir menos este cambio arquitectónico que la propia industria de los semiconductores. Es poco probable que el propietario de un ordenador de sobremesa elija un procesador porque un controlador interno de caché esté situado en una matriz independiente, del mismo modo que una organización que compra servidores de IA estará más interesada en el rendimiento, la memoria, el consumo energético, la fiabilidad y el soporte de software que en la cantidad exacta de piezas de silicio que contiene cada acelerador. Los chiplets son importantes porque cambian lo que los fabricantes pueden construir dentro de límites aceptables de coste y consumo. Los recuentos de núcleos más elevados, las cachés de mayor tamaño y un ancho de banda de memoria mucho mayor resultan más fáciles de conseguir cuando los diseñadores no están restringidos por el tamaño de una sola matriz. Al mismo tiempo, la calidad de las interconexiones y del encapsulado pasa a formar parte del rendimiento real del procesador, lo que significa que las comparaciones futuras dependerán cada vez más de la eficacia con la que funcione todo el conjunto multidie, y no únicamente de las características de una sola matriz de cálculo.
El futuro es modular, pero los chips monolíticos no desaparecerán
El avance de los chiplets no debe interpretarse como el final inmediato de los procesadores monolíticos. Los chips pequeños y de tamaño moderado pueden seguir siendo más baratos, simples y eficientes desde el punto de vista energético cuando todas las funciones necesarias caben cómodamente en una única matriz. Muchos procesadores integrados, controladores y dispositivos de consumo no necesitan las enormes cantidades de núcleos ni el ancho de banda de memoria que se encuentran en una CPU de centro de datos o en un acelerador de IA. Dividir estos diseños podría añadir costes de encapsulado y comunicación sin aportar una ventaja significativa. Incluso dentro de la computación de alto rendimiento, los ingenieros pueden mantener determinados grupos de funciones juntos cuando una latencia extremadamente baja resulte más importante que la modularidad. Por tanto, la elección entre una matriz o varias sigue siendo una decisión de ingeniería y no una regla según la cual todos los futuros semiconductores deban adoptar necesariamente un diseño multidie.
El argumento más sólido a favor de los chiplets aparece en el segmento superior de la computación, donde la cantidad de transistores, los requisitos de memoria y los costes de fabricación aumentan con mayor rapidez. En 2026, esta transición ya es claramente visible en hardware comercial y no únicamente en proyectos de investigación. Los procesadores EPYC de AMD utilizan diseños multichip para alcanzar cantidades muy elevadas de núcleos de CPU. Los aceleradores AMD Instinct distribuyen las funciones de cálculo, entrada y salida, caché y memoria entre matrices especializadas. Los productos Blackwell de mayor tamaño de NVIDIA combinan dos grandes matrices de GPU y las hacen funcionar de manera coherente. Intel continúa desarrollando métodos de encapsulado específicamente destinados a unir múltiples matrices y superar los límites prácticos de tamaño de un único chip. Estas compañías no utilizan diseños idénticos, pero la dirección que han tomado demuestra que el encapsulado avanzado y la comunicación die-to-die se han convertido en herramientas fundamentales para ampliar la capacidad de los procesadores modernos.
El resultado es un cambio en lo que representa cada vez más la palabra procesador. Antes hacía referencia de forma natural a una única pieza principal de silicio. En los sistemas de mayor rendimiento, está pasando a representar un conjunto estrechamente integrado de componentes de silicio diseñados para funcionar como un solo dispositivo informático. Esto proporciona a los ingenieros mayor libertad para elegir el proceso de fabricación adecuado para cada función, ampliar la capacidad de cálculo más allá del límite físico de una única matriz, situar grandes cantidades de memoria de alto ancho de banda cerca de los motores de cálculo y reutilizar componentes ya probados en varios productos. Como contrapartida, el diseño de las interconexiones, el encapsulado, las pruebas, el comportamiento del software y la refrigeración adquieren una importancia mucho mayor. Los chips monolíticos seguirán existiendo siempre que continúen siendo prácticos, pero las CPU y los aceleradores de IA más grandes ya muestran claramente la dirección del sector: el crecimiento futuro del rendimiento dependerá cada vez más de diseñar todo el encapsulado como un único procesador, en lugar de intentar que una sola pieza de silicio se encargue de absolutamente todo.